-
Динамическая память. Принцип работы. Обобщенная структурная схема памяти.
DRAM
(dynamic
random
access
memory)
— тип энергозависимой полупроводниковой
памяти с произвольным доступом (RAM),
также запоминающее устройство, наиболее
широко используемое в качестве ОЗУ
современных компьютеров.
Физически
память DRAM
состоит из ячеек, созданных в
полупроводниковом материале, в каждой
из которых можно хранить определённый
объём данных, строку от 1 до 4 бит.
Совокупность ячеек такой памяти образуют
условный «прямоугольник», состоящий
из определённого количества строк и
столбцов. Один такой «прямоугольник»
называется страницей, а совокупность
страниц называется банком. Весь набор
ячеек условно делится на несколько
областей.
Как
запоминающее устройство, DRAM-память
представляет собой модуль различных
конструктивов, состоящий из электрической
платы, на которой расположены микросхемы
памяти и разъём, необходимый для
подключения модуля к материнской плате.
Физически
DRAM-память
представляет собой набор запоминающих
ячеек, которые состоят из конденсаторов
и транзисторов, расположенных внутри
полупроводниковых микросхем памяти[1].
При
отсутствии подачи электроэнергии к
памяти этого типа происходит разряд
конденсаторов, и память опустошается
(обнуляется). Для поддержания необходимого
напряжения на обкладках конденсаторов
ячеек и сохранения их содержимого, их
необходимо периодически подзаряжать,
прилагая к ним напряжения через
коммутирующие транзисторные ключи.
Такое динамическое поддержание заряда
конденсатора является основополагающим
принципом работы памяти типа DRAM.
Конденсаторы заряжают в случае, когда
в «ячейку» записывается единичный бит,
и разряжают в случае, когда в «ячейку»
необходимо записать нулевой бит.
Важным
элементом памяти этого типа является
чувствительный усилитель-компаратор
(англ. sense
amp),
подключенный к каждому из столбцов
«прямоугольника». Он, реагируя на слабый
поток электронов, устремившихся через
открытые транзисторы с обкладок
конденсаторов, считывает всю строку
целиком. Именно строка является
минимальной порцией обмена с динамической
памятью, поэтому обмен данными с отдельно
взятой ячейкой невозможен.
-
Статическая память. Разновидности статической памяти.
Статическая
оперативная память с произвольным
доступом (SRAM,
static
random
access
memory)
— полупроводниковая оперативная память,
в которой каждый двоичный или троичный
разряд хранится в схеме с положительной
обратной связью, позволяющей поддерживать
состояние сигнала без постоянной
перезаписи, необходимой в динамической
памяти (DRAM).
Тем не менее, сохранять данные без
перезаписи SRAM
может только пока есть питание, то есть
SRAM
остается энергозависимым типом памяти.
Произвольный доступ (RAM
— random
access
memory)
— возможность выбирать для записи/чтения
любой из битов (тритов) (чаще байтов
(трайтов), зависит от особенностей
конструкции), в отличие от памяти с
последовательным доступом (SAM
— sequental
access
memory).
-
Двоичная
SRAM(Типичная
ячейка статической двоичной памяти
(двоичный триггер) на КМОП-технологии
состоит из двух перекрёстно (кольцом)
включённых инверторов и ключевых
транзисторов для обеспечения доступа
к ячейке (рис. 1.). Часто для увеличения
плотности упаковки элементов на
кристалле в качестве нагрузки применяют
поликремниевые резисторы. Недостатком
такого решения является рост статического
энергопотребления.) -
Троичная
SRAM
(Один логический элемент 2ИЛИ-НЕ состоит
из двух двухзатворных транзисторов,
три — из шести, плюс три транзистора
доступа, всего — девять транзисторов
на одну трёхразрядную ячейку памяти.)
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]
- #
- #
- #
- #
- #
- #
- #
- #
- #
- #
- #
Память. Нижний уровень
Микросхемы памяти
Микросхемы памяти
- Подробности
- Родительская категория: Память. Нижний уровень
- Категория: Микросхемы памяти
Интегральные микросхемы памяти организованы в виде матрицы ячеек, каждая из которых, в зависимости от разрядности, состоит из одного или более запоминающих элементов (ЗЭ) и имеет свой адрес. Каждый ЗЭ способен хранить один бит информации. При матричной организации ИМС памяти (см. рисунок ниже) реализуется координатный принцип адресации ячеек.
Структурная схема микросхемы памяти
Адрес ячейки, поступающий по шине адреса ЭВМ, пропускается через логику выбора, где он разделяется на две составляющие: адрес строки и адрес столбца. Адреса строки и столбца запоминаются соответственно в регистре адреса строки и регистре адреса столбца микросхемы. Регистры соединяются каждый со своим дешифратором. Выходы дешифраторов образуют систему горизонтальных и вертикальных линий, к которым подсоединены запоминающие элементы матрицы, при этом каждый ЗЭ расположен на пересечении одной горизонтальной и одной вертикальной линии. ЗЭ, объединенные общим горизонтальным проводом, принято называть строкой (row). Запоминающие элементы, подключенные к общему вертикальному проводу, называют столбцом (column). Фактически вертикальных проводов в микросхеме должно быть, по крайней мере, вдвое больше, чем это требуется для адресации, поскольку к каждому ЗЭ необходимо подключить линию, по которой будет передаваться считываемая и записываемая информация. Совокупность запоминающих элементов и логических схем, связанных с выбором строк и столбцов, называют ядром микросхемы памяти. Помимо ядра, в микросхеме имеется еще интерфейсная логика, обеспечивающая взаимодействие ядра с внешним миром. В ее задачи, в частности, входит коммутация нужного столбца на выход при считывании и на вход — при записи. На физическую организацию ядра, как матрицы однобитовых ЗЭ, накладывается логическая организация памяти, под которой понимается разрядность микросхемы, то есть количество линий ввода/вывода. Разрядность микросхемы определяет количество ЗЭ, имеющих один и тот же адрес (такая совокупность запоминающих элементов называется ячейкой), то есть каждый столбец содержит столько разрядов, сколько есть линий ввода/вывода данных. Для уменьшения числа контактов микросхемы адреса строки и столбца в большинстве микросхем подаются через одни и те же контакты последовательно во времени (мультиплексируются) и запоминаются, соответственно, в регистре адреса строки и регистре адреса столбца микросхемы.
Мультиплексирование обычно реализуется внешней логикой. Для синхронизации процессов фиксации и обработки адресной информации адрес строки (RA) сопровождается сигналом RAS (Row Address Strobe — строб строки), а адрес столбца (СА) — сигналом CAS (Column Address Strobe — строб столбца). Чтобы стробирование было надежным, эти сигналы подаются с задержкой, достаточной для завершения переходных процессов на шине адресаj/I в адресных цепях микросхемы. Сигнал выбора микросхемы CS (Crystal Select) разрешает работу схемы и используется для выбора определенной микросхемы в системах, состоящих из нескольких микросхем. Вход WE (Write Enable — разрешение записи) определяет вид выыполняемой операции (считывание или запись). На все время, пока микросхемы памяти не использует шину данных, информационные выходы микросхемы переводятся в третье (высокоимпедансное) состояние. Управление переключением в третье состояние о6еспечивается сигналом ОЕ (Output Enable — разрешение выдачи выходных сигналов). Этот сигнал активизируется при выполнении операции чтения. На рисунке (см. рисунок ниже) представлено изображение ОЗУ на принципиальных схемах.
Условное изображение ОЗУ
Структурная схема БИС динамического ОЗУ с четырьмя банками памяти показана на рисунке (см. рисунок ниже). Основными ее компонентами являются четыре банка памяти, представляющих собой матрицы элементов памяти с дешифраторами строк и столбцов и усилителями чтения-записи. Кроме собственно банков памяти, в состав ОЗУ входят:
- буфер адреса, фиксирующий адреса строки и столбца;
- счетчик регенерации, формирующий адрес строки, в которой должна выполняться очередная регенерация;
- дешифратор команд, определяющий, какое действие (команду) должна выполнить микросхема в соответствии с поданными управляющими сигналами (и сигналомA10);
- схемы управления, формирующие управляющие сигналы для остальных узлов микросхемы;
- схемы коммутации данных, передающие читаемые или записываемые данные из/в банки памяти;
- буфер ввода/вывода данных, обеспечивающий связь микросхемы памяти с шиной данных.
Управление операциями с основной памятью осуществляется контроллером памяти. Обычно этот контроллер входит в состав центрального процессора или реализуется в виде внешнего по отношению к памяти устройства. В последних микросхемах памяти часть функций контроллера возлагается на микросхему.
Структурная схема БИС динамического ОЗУ
В общем случае на каждую операцию (считывание или запись) требуется как минимум пять тактов, которые используются следующим образом:
1. Указание типа операции (чтение или запись) и установка адреса строки.
2. Формирование сигнала RAS.
3. Установка адреса столбца.
4. Формирование сигнала CAS.
5. Возврат сигналов RAS и CAS в неактивное состояние. Обратная запись.
Типовую процедуру доступа к памяти рассмотрим на примере чтения с мультиплексированием адресов строки столбцов. Сначала на входе WE
устанавливается уровень, соответствующий операции чтения, а на адресные контакты микросхемы подается адрес строки, сопровождаемый сигналом RAS. По заднему фронту этого сигнала адрес запоминается в регистре адреса строки, после чего дешифрируется. После стабилизации процессов, вызванных сигналом RAS, выбранная строка подключается к усилителям считывания/записи (УСЗ). Далее на вход подается адрес столбца, который по заднему фронту сигнала CAS заносится в регистр адреса столбца. Одновременно подготавливается выходной регистр данных, куда после стабилизации сигнала CAS загружается информация с выбранных УСЗ. Разработчики микросхем памяти тратят значительные усилия на повышение быстродействия микросхем. Возможности «ускорения» ядра микросхемы ЗУ весьма ограничены и связаны, в основном, с миниатюризацией запоминающих элементов. Наибольшие успехи достигнуты в интерфейсной части. Касаются они, главным образом, операций чтения, то есть способов доставки содержимого ячейки на шину данных. Наибольшее распространение получили следующие шесть фундаментальных подходов: последовательный, конвейерный, регистровый, страничный, пакетный, удвоенной скорости. Они будут рассмотрены при обсуждении типов микросхем.
Типы микросхем динамических ОЗУ
- Подробности
- Родительская категория: Память. Нижний уровень
- Категория: Микросхемы памяти
Динамическая память состоит из ядра (массива ЗЭ) и интерфейсной логики (буферных регистров, усилителей чтения данных, схемы регенерации и др.), Хотя количество видов DRAM уже превысило два десятка, ядро у них организовано практически одинаково. Главные различия связаны с интерфейсной логикой, причем различия эти обусловлены также и областью применения микросхем — помимо основной памяти ЭВМ, микросхемы памяти входят, например, в состав видеоадаптеров. Классификация микросхем динамической памяти показана ниже (см. рисунок ниже).
Типы микросхем динамического ОЗУ
Теперь рассмотрим различные типы микросхем динамической памяти DRAM. На начальном этапе это были микросхемы асинхронной памяти, работа которых не привязана жестко к тактовым импульсам системной шины. Асинхронной памяти свойственны дополнительные затраты времени на взаимодействие микросхем памяти и контроллера. Так, в асинхронной схеме сигнал RAS будет сформирован только после поступления в контроллер тактирующего импульса и будет воспринят микросхемой памяти через некоторое время.
Микросхемы DRAM. В первых микросхемах динамической памяти применялся наиболее простой способ обмена данными. Он позволял считывать и записывать строку памяти только на каждый пятый такт (см. рисунок ниже «a»). Этапы такой процедуры были описаны ранее. Традиционной DRAM соответствует формула 5-5-5-5. Микросхемы данного типа могли работать на частотах до 40 МГц и из-за своей медлительности (время доступа составляло около 120 нс) просуществовали недолго.
Микросхемы FРМ DRAM. Микросхемы динамического ОЗУ, реализующие режим FPM (Fast Page Mode), также относятся к ранним типам DRAM. В основе лежит следующая идея. Доступ к ячейкам, лежащим в одной строке матрицы, можно проводить быстрее. Для доступа к очередной ячейке достаточно подавать на микросхему лишь адрес нового столбца, сопровождая его сигналом CAS. Полный же адрес (строки и столбца) передается только при первом обращении к строке. Сигнал RAS остается активным на протяжении всего страничного цикла и позволяет заносить в регистр адреса столбца новую информацию не по спадающему фронту CAS, а как только адрес на входе стабилизируется, то есть практически по переднему фронту сигнала CAS. Схема чтения для FPM DRAM (см. рисунок ниже «b») описывается формулой 5-3-3-3 (всего 14 тактов). Применение схемы быстрого страничного доступа позволило сократить время доступа до 60 нс.
Микросхемы EDO DRAM. Следующим этапом в развитии динамических ОЗУ стали микросхемы с гuперстраничным режимом доступа (НРМ, Нурег Page Mode), более известные как EDO (Extended Data Output — расширенное время удержания данных на выходе). Главная особенность технологии — увеличенное по cpaвнению с FPM DRAM время доступности данных на выходе микросхемы. В микросхемах FPM DRAM выходные данные остаются действительными только при активном сигнале CAS, за счет чего во втором и последующих доступах к строке нужно три такта: такт переключения CAS в активное состояние, такт считывания данных и такт переключения CAS в неактивное состояние. В EDO DRAM по активному (спадающему) фронту сигнала CAS данные запоминаются во внутреннем регистре, где хранятся еще некоторое время после того, как поступит следующий активный фронт сигнала. Это позволяет использовать хранимые данные, когда CAS уже переведен в неактивное состояние. Схема чтения у EDO DRAM уже 5-2- 2-2 (см. рисунок ниже «c»), что на 20% быстрее, чем у FPM. Время доступа составляет порядка 30-40 нс.
Временные диаграммы DRAM, FPM DRAM, EDO DRAM
Микросхемы BEDO DRAM. Технология EDO была усовершенствована компанией VIА Technologies. Новая модификация EDO известна как BEDO (Burst EDO — пакетная EDO). Новизна метода в том, что при первом обращении считывается вся строка микросхемы, в которую входят последовательные слова пакета. За последовательной пересылкой слов (переключением столбцов) автоматически следит внутренний счетчик микросхемы. Это исключает необходимость выдавать адреса для всех ячеек пакета, но требует поддержки со стороны внешней логики. Способ позволяет сократить время считывания второго и последующих слов еще на один такт (см. рисунок ниже), благодаря чему формула приобретает вид 5-1-1-1.
Микросхемы SDRAM. Аббревиатура SDRAM (Sуnchrоnous DRAM — Синхронная DRAM) используется для обозначения микросхем «обычных» синхронных динамических ОЗУ. Кардинальные отличия SDRAM от рассмотренных выше асинхронных динамических ОЗУ можно свести к четырем положениям:
•синхронный метод передачи данных на шину;
•применение нескольких (двух или четырех) внутренних банков памяти;
•конвейерный механизм пересылки пакета;
•передача части функций контроллера памяти логике самой микросхемы.
Синхронность памяти позволяет контроллеру памяти «знать» моменты готовности данных, за счет чего снижаются издержки циклов ожидания и поиска данных. Так как данные появляются на выходе микросхемы одновременно с тактовыми импульсами, упрощается взаимодействие памяти с другими устройствами ЭВМ.В отличие от ВЕDО конвейер позволяет передавать данные пакета по тактам, благодаря чему ОЗУ может работать бесперебойно на более высоких частотах, чем асинхронные ОЗУ.
Временные диаграммы BEDO DRAM, SDRAM
Микросхемы DDR SDRAM. Важным этапом в дальнейшем развитии технологии SDRAM стала DDR SDRAM (Double Data Rate SDRAM — SDRAM с удвоенной скоростью передачи данных). В отличие от SDRAM, новая модификация выдает данные в пакетном режиме по обоим фронтам импульса синхронизации, из-за чего пропускная способность возрастает вдвое.
Микросхемы RDRAM, DRDRAM. Принципиально отличный подход к построению DRAM был предложен компанией Rambus в 1997 году. В нем используется оригинальная система обмена данными между ядром и контроллером памяти. В таблице (см. таблица ниже) приведены сравнительные характеристики перечисленных выше микросхем памяти. Ведутся работы по повышению быстродействия, в частности, связанные с применением КЭШ в микросхемах (CDRAM).
Сравнительные характеристики микросхем памяти
Модули динамической памяти
- Подробности
- Родительская категория: Память. Нижний уровень
- Категория: Микросхемы памяти
Модули динамической полупроводниковой памяти прошли эволюцию от набора микросхем, устанавливаемых на системной плате и заметных по своему регулярному расположению (несколько смежных рядов одинаковых микросхем), до отдельных небольших плат, вставляемых в стандартный разъем (слот) системной платы. Первенство в создании таких модулей памяти обычно относят к фирме IBM. Основными разновидностями модулей динамических оперативных ЗУ с момента их оформления в виде самостоятельных единиц были:
•30-контактные однобайтные модули SIMM (DRAM);
•72-контактные четырехбайтные модули SIMM (DRAM);
•168-контактные восьмибайтные модули DIMM (SDRAM);
•184-контактные восьмибайтные модули DIMM (DDR SDRAM);
•184-контактные (20 из них не заняты) двухбайтные модули RIMM RDDRAM).
Сокращение SIMM означает Single In-Line Memory Module — модуль памяти с одним рядом контактов, так как контакты краевого разъема модуля, расположенные в одинаковых позициях с двух сторон платы, электрически соединены. Соответственно, DIMM значит Dual In-Line Memory Module — модуль памяти с двумя рядами контактов. А вот RIMM означает Rambus Memory Module — модуль памяти типа Rambus. Кроме этих модулей, имеются также варианты для малогабаритных компьютеров, для графических карт и некоторые другие.
Если микросхемы памяти физически располагаются только с одной стороны платы, то такой модуль называют односторонним, а если с двух сторон — то двухсторонним. При равной емкости модулей у двухстороннего модуля количество микросхем больше, поэтому на каждую линию шины данных приходится большая нагрузка, чем при использовании одностороннего. С этой точки зрения односторонние модули предпочтительней двусторонних. Однако количество банков в двусторонних модулях вдвое больше, чем в односторонних, поэтому при определенных условиях и хорошем контроллере памяти двусторонний модуль может обеспечить несколько большую производительность.
Помимо собственно конструктивной организации и типа памяти, модули имеют также и некоторые другие различия. Одним из таких различий является возможность (или ее отсутствие) контроля хранимых данных.
Контроль может основываться на использовании дополнительных (по одному на каждый хранимый байт) битов четности (Parity bits), т.е. в этом случае каждый байт занимает в памяти по 9 бит. Такой контроль позволяет выявить ошибки при считывании хранимой информации из памяти, но не исправить их. Более сложный контроль предполагает использование кодов, корректирующих ошибки, — ECC (Error Correcting Codes). Эти коды позволяют обнаруживать ошибки большей кратности, чем одиночные, а одиночные ошибки могут быть исправлены. Подобные схемы используются в серверных конфигурациях, когда требуется повышенная надежность. Память, устанавливаемая в настольные ПЭВМ, обычно не имеет никакого контроля.
Кроме того, известны также различные модификации схем контроля, вплоть до просто имитирующих контрольные функции, но не осуществляющие их, например, с генерацией всегда верного бита четности.
Модули DIMM также различаются по наличию или отсутствию в них буферных схем на шинах адреса и управляющих сигналов. Небуферизованные (unbuffered) модули больше нагружают эти шины, но более быстродействующие и дешевые. Их обычно применяют в настольных ЭВМ. Буферизованные (registered) имеют буферные регистры и, обеспечивая меньшую нагрузку на шины, позволяют подключить к ней большее количество модулей. Однако эти регистры несколько снижают быстродействие памяти, требуя лишнего такта задержки. Применяют буферизованные модули обычно в серверных системах.
Еще одной особенностью, различающей модули динамической памяти, является способ, посредством которого после включения компьютера определяется объем и тип установленной в нем памяти.
В первых персональных ЭВМ объем и быстродействие установленной памяти задавались переключателями (джамперами — jumpers), расположенными на системной плате. С появлением модулей SIMM (существовали также похожие на них модули SIPP) стал использоваться так называемый параллельный метод идентификации (parallel presence detect), при котором краевой разъем модуля имел дополнительные контакты, используемые только для целей указания присутствия модуля в том слоте, где он установлен, его объема и времени обращения. В самых первых (30-контактных) модулях таких дополнительных контактов было только два, в 72-контактных модулях их стало четыре: два указывали на объем модуля и два — на время обращения. Эти контакты могли заземляться непосредственно на модуле, что позволяло различить четыре вида модулей по объему и четыре по времени доступа.
Попытки использовать этот же прием в последующих модулях потребовали увеличения количества таких контактов, но решить все проблемы идентификации не смогли. Поэтому, начиная c модулей DIMM, используют так называемый последовательный способ идентификации (Serial Presence Detect — SPD), при котором на плату модуля устанавливается специальная дополнительная микросхема, так называемый SPD-чип, представляющая собой небольшую постоянную память на 128 или 256 байт с последовательным (I2C) интерфейсом доступа. В этой микросхеме записана основная информация об изготовителе микросхемы и ее параметрах. Формат этих данных стандартный, определенный советом JEDEC (Joint Electron Devices Engineering Council), стандартов которого придерживаются все изготовители полупроводниковой памяти.
Регенерация памяти
- Подробности
- Родительская категория: Память. Нижний уровень
- Категория: Микросхемы памяти
В различных типах микросхем динамической памяти нашли применение три основные метода регенерации (см. рисунок ниже):
1. одним сигналом RAS (ROR — RAS Only Refresh);
2. сигналом CAS, предваряющим, сигнал RAS (CBR — CAS Before RAS);
3. скрытая и автоматическая регенерация (SR — Self Refresh).
Временные диаграммы регенерации памяти в режимах ROR, CBR
Регенерация одним RAS использовалась еще в первых микросхемах DRAM. На шину адреса выдается адрес регенерируемой строки, сопровождаемый сигналом RAS. При этом выбирается строка ячеек и хранящиеся там данные поступают во внутренние цепи микросхемы, после чего записываются обратно. Так как сигнал CAS не появляется, цикл чтения/записи не начинается. В следующий раз на шину адреса подается адрес следующей строки и т. д., пока не восстановятся все строки, после чего цикл повторяется. К недостаткам метода можно отнести занятость шины адреса в момент регенерации, когда доступ к другим устройствам блокирован. Особенность метода CBR в том, что если в обычном цикле чтения/ записи сигнал RAS всегда предшествует сигналу CAS, то при появлении сигнала CAS первым начинается специальный цикл регенерации. В этом случае адрес строки не передается, а микросхема использует свой внутренний счетчик, содержимое которого увеличивается на единицу при каждом очередном СВR-цикле. Режим позволяет регенерировать память, не занимая шину адреса, то есть более эффективен (см. рисунок ниже).
Временные диаграммы регенерации памяти в режиме CBR — скрытой регенерации
Обнаружение и исправление ошибок
- Подробности
- Родительская категория: Память. Нижний уровень
- Категория: Микросхемы памяти
При работе с полупроводниковой памятью не исключено возникновение различного рода отказов и сбоев. Причиной отказов могут быть производственные дефекты, повреждение микросхем или их физический износ. Проявляются отказы в том, что в отдельных разрядах одной или нескольких ячеек постоянно считывается 0 или 1, вне зависимости от реально записанной туда информации. Сбой — это случайное событие, выражающееся в неверном считывании или записи информации в отдельных разрядах одной или нескольких ячеек, не связанное с дефектами микросхемы. Сбои обычно обусловлены проблемами с источником питания или с воздействием альфа-частиц, возникающих в результате распада радиоактивных элементов, которые в небольших количествах присутствуют практически в любых материалах. Как отказы, так и сбои крайне нежелательны, поэтому в большинстве систем основной памяти содержатся схемы, служащие для обнаружения и исправления ошибок. Вне зависимости от того, как именно реализуется контроль и исправление ошибок, в основе их всегда лежит введение избыточности. Это означает, что контролируемые разряды дополняются контрольными разрядами, благодаря которым и возможно детектирование ошибок, а в ряде методов — их коррекция. Общую схему обнаружения и исправления ошибок иллюстрирует рисунок ниже.
Схема памяти с обнаружением и исправлением ошибок
На рисунке показано, каким образом осуществляются обнаружение и исправление ошибок. Перед записью М-разрядных данных в память производится их обработка, обозначенная на схеме функцией f, в результате которой формируется добавочный К-разрядный код. В память заносятся как данные, так и этот вычисленный код, то есть (М + К)-разрядная информация. При чтении информации повторно формируется К-разрядный код, который сравнивается с аналогичным кодом, считанным из ячейки. Сравнение приводит к одному из трех результатов:
•Не обнаружено ни одной ошибки. Извлеченные из ячейки данные подаются на выход памяти.
•Обнаружена ошибка, и она может быть исправлена. Биты данных и добавочного кода подаются на схему коррекции. После исправления ошибки данные поступают на выход памяти.
•Обнаружена ошибка, и она не может быть исправлена. Выдается сообщение о неисправимой ошибке.
Коды, используемые для подобных операций, называют корректирующими кодами или кодами с исправлением ошибок Простейший вид такого кода основан на добавлении к каждому байту информации одного бита паритета. Бит паритета — это дополнительный бит, значение которого устанавливается таким, чтобы суммарное число единиц в данных, с учетом этого дополнительного разряда, было четным (или нечетным). В ряде систем за основу берется четность, в иных — нечетность. Простейший вариант корректирующего кода также может быть построен на базе битов паритета. Для этого биты данных представляются в виде матрицы, к каждой строке и столбцу которой добавляется бит паритета. Для 64-разрядных данных этот подход иллюстрирует таблица ниже.
Пример корректирующего кода
Здесь D — биты данных, С — столбец битов паритета строк, К — строка битов паритета столбцов, Р — бит паритета, контролирующий столбец С и строку К. Таким образом, к 64 битам данных нужно добавить 17 бит паритета: по 8 бит на строки и столбцы и один дополнительный бит для контроля строки и столбца битов паритета. Если в одной строке и одном столбце обнаружено нарушение паритета, для исправления ошибки достаточно просто инвертировать бит на пересечении этих строки и столбца. Если ошибка паритета выявлена только в одной строке или только одном столбце либо одновременно в нескольких строках и столбцах, фиксируется многобитовая ошибка и формируется признак невозможности коррекции.
Недостаток рассмотренного приема в том, что он требует большого числа дополнительных разрядов. Более эффективным представляется код, предложенный Ричардом Хэммингом и носящий его имя (код Хэмминга).
На случай если, хочется наполнить в собственную жизнь многообразья, не откладывайте подборку очаровательной индивидуалкой на сайте https://prostitutkiorlainfo.info. Сей различный поводец обрести новый эксперимент в совокупленьи, не выкидывая бюджет. Не жаждете тратить огромные суммы за интимнейший отдых. Веб сайт https://prostitutkicheboksaryxx.com предлагает снять обаятельных проституток, не в урон наполнению портмоне и суперкачеству их секс услуг.
Запоминающие устройства
http://izlov.ru/docs/100/index-12956.html#94067
19.1 Статические ОЗУ
19.1.2 Структурная схема ОЗУ с одномерной адресацией
19.1.3 Структурная схема ОЗУ с двумерной адресацией
19.1.4 Временные диаграммы работы ОЗУ
19.2 Динамические ОЗУ
19.2.2 Обобщенная структура динамического ОЗУ
19.2.3 Временные диаграммы динамического ОЗУ
19.3 Постоянные ЗУ
19.3.1 Однократно программируемые ПЗУ
19.3.2 Программируемые ПЗУ
19.3.3 Репрограммируемые ПЗУ
19.3.4 Обобщенная структурная схема ПЗУ
19.3.5 Обобщенные временные диаграммы работы ПЗУ
19.6 Построение памяти заданной структуры.
Запоминающие устройства (ЗУ) предназначены для хранения информации и обмена ею с другими частями ЭВМ или компьютерных систем.
По функциональному назначению ЗУ подразделяют на внешние, буферные и внутренние.
Внешние ЗУ служат для хранения больших объемов информации и программного обеспечения (магнитные барабаны, магнитные диски, лазерные диски и т.д.).
Буферные ЗУ предназначены для промежуточного хранения данных при обмене между внешней и внутренней памятью.
Внутренние ЗУ, являются неотъемлемой частью ЭВМ и непосредственно управляют ею.
В ЭВМ нового поколения во внутренних ЗУ используются полупроводниковые интегральные микросхемы, которые по сравнению с традиционными магнитными ЗУ имеют заметные преимущества: высокая информационная емкость, низкая стоимость, совместимость по уровням сигналов с процессором ЭВМ, высокая надежность.
В полупроводниковых ЗУ накопителем информации служит запоминающий элемент памяти (ЗЭ).
Внутренние ЗУ по выполняемым функциям делят на оперативные и постоянные.
Рисунок 19.1 – Запоминающие устройства
ОЗУ выполняет запись, считывание и хранение произвольной двоичной информации, обеспечивающей хранение программ для текущей обработки информации и массивов обрабатываемых данных.
По способу хранения информации ОЗУ делят на статические и динамические.
В статических ОЗУ запоминающий элемент представляет собой бистабильный элемент (обычно триггер), поэтому обеспечивается считывание информации без ее разрушения.
В динамических ОЗУ для хранения информации используются инерционные свойства реактивных элементов (обычно заряд и разряд конденсатора), что требует периодического восстановления (регенерации) состояния запоминающих элементов при хранении и считывании.
ПЗУ осуществляет хранение и выдачу постоянной записываемой информации, содержание которой не изменяется во время работы системы. Это используемые в процессе работы стандартные подпрограммы и микропрограммы, табличные значения различных функций и констант.
ПЗУ делят по способу занесения информации:
— ПЗУ, программируемое заводом-изготовителем (ROM);
— ПЗУ, программируемые пользователем однократно (PROM);
— репрограммируемые ПЗУ (RPROM).
По способу обращения ЗУ подразделяют на адресные и ассоциативные.
В адресных ЗУ обращение к запоминающему элементу производится по его физическим координатам, задаваемым внешним двоичным кодом адреса. Адресные ЗУ бывают с произвольной выборкой, которые допускают любой порядок следования адресов и с последовательным обращением, в котором выборка запоминающих элементов возможна только в порядке возрастания или убывания адреса. В ЗУ с последовательным обращением информация считывается в том же порядке, в котором она была записана (стек), или в обратном порядке (магазин).
В ассоциативных ЗУ поиск информации производится по признакам, заключающимся в самой хранимой информации, независимо от физических координат ЗУ.
19.1 Статические ОЗУ
19.1.1 Запоминающие элементы статических ОЗУ
Запоминающий элемент представляет собой бистабильный элемент и при считывании информация не разрушается.
На рисунке 19.2 представлена схема запоминающего элемента на биполярных транзисторах.
Разрядная шина предназначена для считывания состояния триггера и для записи в него новой информации. Если на одну или обе адресные шины подано низкое напряжение (уровень логического ‘0’), то триггер будет находиться в устойчивом состоянии и ток открытого транзистора замыкается на землю через эмиттеры, подключенные к адресным шинам.
Если напряжение на адресных шинах повысить до уровня логической ‘1’, то эмиттеры, подключенные к разрядной шине, будут управлять током транзисторов.
Рисунок 19.2 – Схема запоминающего элемента на биполярных транзисторах
Предположим, что на адресные шины подан уровень логической ‘1’ и необходимо считать состояние триггера. Если транзистор VT1 открыт, то ток пойдет через левый резистор (R1). В это время транзистор VT2 будет закрыт и, таким образом, через резистор R4 ток совсем не будет идти. Это означает, что напряжение на резисторе R1 будет больше, чем напряжение на резисторе R2.
Из изложенного следует, что состояние триггера можно определить, измеряя напряжение на резисторах R1 и R2. Это обычно выполняется схемой усилителя, называемого усилителем считывания.
Используя линии разряда, можно также записывать информацию в ячейку. Предположим, что на адресных шинах логическая ‘1’, и установим напряжение на R1 выше, чем на R4. Тогда транзистор VT2 откроется и закроет транзистор VT1.
Как можно заметить, одни и те же две разрядные шины используются и для считывания состояния триггера и для установки заданного значения в выбранную ячейку.
ЗЭ строят и на основе МОП — структур. На их базе создают ЗУ большой и сверхбольшой емкости.
Основной недостаток ЗЭ на МОП — транзисторах — потребление тока в режиме хранения, так как один из ключевых транзисторов в триггере находится в открытом состоянии. Для уменьшения потребляемой мощности необходимо увеличить сопротивление нагрузки, но это приводит к снижению быстродействия. Поэтому используют схемы на КМОП — транзисторах, где ток в режиме хранения почти отсутствует, а потребляется только в момент переключения.
Схема ЗЭ на КМОП-транзисторах приведена на рисунке 19.3.
Рисунок 19.3 – Схема ЗЭ на КМОП-транзисторах
В состав ЗЭ входит триггер на КМОП — транзисторах и два двунаправленных ключа. В режиме хранения VT1 и VT6 закрыты. Перед считыванием на разрядной шине нуля (РШ0) и разрядной шины единицы (РШ1) устанавливается нулевой потенциал. Затем потенциал на адресной шине (АШ) снижается до нуля, открываются ключи VT1 и VT6. При хранении ‘1’ начинается заряд паразитной емкости РШ1. После увеличения напряжения на РШ1 до порога срабатывания усилителя считывания, подключенного к этой шине, информация с усилителя поступает на последующие каскады схемы вывода данных. Записывается информация в ЗЭ при открытых VT1 и VT6 и разноименных уровнях напряжений на РШ0 и РШ1.
Временные диаграммы работы ЗЭ на КМОП-транзисторах показаны на рисунке 19.4.
Рисунок 19.4 — Временные диаграммы работы ЗЭ на КМДП-транзисторах.
19.1.2 Структурная схема ОЗУ с одномерной адресацией
На основе ЗЭ строят ОЗУ большой емкости. Рассмотрим обобщенные структурные схемы ОЗУ, наиболее часто применяемые в микросхемах, выпускаемых промышленностью.
Структурная схема ОЗУ с одномерной адресацией приведена на рисунке 19.5.
Рисунок 19.5 — Структурная схема ОЗУ с одномерной адресацией
Достоинства — простота базовой ячейки на ЗЭ и минимальное число шин управления, необходимых для реализации накопителя, высокое быстродействие.
Недостатки — значительное усложнение дешифратора с увеличением объема накопителя, а также значительное число внутренних связей и внешних выводов накопителя, по которым передаются данные.
19.1.3 Структурная схема ОЗУ с двумерной адресацией
Структурная схема ОЗУ с двумерной адресацией приведена на рисунке 19.5.
Выборка ЗЭ происходит по принципу совпадения сигналов возбуждения соответствующих шин по двум координатам.
Преимущества — упрощена схема дешифраторов (так, например, при n=10 в схеме с одномерной адресацией необходимо 210=1024 десятивходовых элементов, а в схеме с двумерной адресацией 2+25=64 пятивходовых элементов).
Н
едостатки — более сложная конструкция ЗЭ и меньшее быстродействие из-за усложнения усилителя записи-считывания и устройства управления.
Рисунок 19.6 — Структурная схема ОЗУ с двумерной адресацией.
19.1.4 Временные диаграммы работы ОЗУ
Работой ОЗУ управляют внешними сигналами. Обобщенные временные диаграммы приведены на рисунках 19.7 и 19.8
Рисунок 19.7 – Временные диаграммы работы ОЗУ в режиме записи
Основные временные параметры:
twc, tcs, twе — длительности сигналов адреса, выборки кристалла, записи;
tcsa — время сдвига сигнала CS относительно адреса;
tcha — время сохранения адреса относительно сигнала CS;
twsa — время сдвига сигнала WE относительно адреса;
twsd — время сдвига сигнала WE относительно данных;
twsh — время сдвига сигнала данных относительно сигнала записи.
Рисунок 19.8 – Временные диаграммы работы ОЗУ в режиме считывании.
Основные временные параметры
tac — время выборки разрешения сигнала CS
taa — время выборки адреса;
toff — время восстановления.
Основной параметр ОЗУ — время цикла записи, которое определяют как минимально допустимое время между моментом подачи сигнала выборки при записи и моментом начала последующей операции считывания (записи) (время между передними фронтами CS).
Достоинства статических ОЗУ — очень просты в эксплуатации, обладают высокой помехоустойчивостью, не требуют дорогих и сложных схем обслуживания, благодаря чему достигается умеренная стоимость всей системы памяти.
Недостаток — малая информационная стоимость (например, одна из лучших современных микросхем КР537РУ10 имеет информационную емкость 16к).
19.2 Динамические ОЗУ
19.2.1 Запоминающий элемент динамических ОЗУ
Разработка микросхем памяти сверхбольшой емкости требует изменения подхода к их структуре. Для увеличения информационной емкости микросхем необходимо уменьшение числа элементов в ЗЭ и площади, занимаемой ими. Это достигается при использовании динамических запоминающих элементов, в которых информация хранится в виде заряда соответствующих емкостей. Управление зарядом конденсатора и его разрядом осуществляется полевым транзистором. Сопротивление закрытого МОП — транзистора составляет 
— 
Ом и входное сопротивление затвора превышает 
Ом, поэтому заряд на емкости конденсатора может сохраняться доли секунд. Наличие утечки в структуре требует восстановления заряда (регенерации).
Известны различные модификации ЗЭ динамических ОЗУ, отличающихся количеством транзисторов, числом и функциональным назначением общих шин, быстродействием, мощностью потребления и площадью, занимаемой на кристалле.
Рассмотрим ЗЭ, применяемый для создания динамических ЗУ большой емкости.
Схема приведена на рисунке 19.9
Рисунок 19.9 – Запоминающий элемент для создания динамических ЗУ
Запоминание ‘1’ или ‘0’ осуществляется с наличием или отсутствием заряда на емкости Сз. Информация в ЗЭ заносится при передаче соответствующего потенциала разрядной шиной РШ через открытый транзистор VT1 конденсатору Сз. В моменте считывания конденсатор Сз подключается через открытый транзистор VT1 к РШ, имеющей паразитную емкость Срш, и заряженной до уровня Uрш’0’. Если в ЗЭ хранилась ‘1’, то напряжение на РШ при считывании увеличивается на величину 
. При считывании ‘0’ напряжение на РШ уменьшается на величину . Обычно 
200…250 мВ, поэтому требуются высокочувствительные усилители считывания.
Недостатком такого ЗЭ является то, что при считывании информации происходит ее разрушение, поэтому регенерация необходима как для длительного хранения информации, так и после каждого ее считывания.
19.2.2 Обобщенная структура динамического ОЗУ
Рассмотрим обобщенную структуру динамического ОЗУ, приведенную на рисунке 19.10..
Рисунок 19.10 — Обобщённая структурная схема динамического ОЗУ.
В динамических ОЗУ из-за достаточно жестких ограничений по числу выводов практикуется передача адресной информации по частям (обычно в начале адреса строк, а затем адреса столбцов).
Как видно из рисунка 19.10 адреса строк и столбцов подаются по одним и тем же выводам микросхемы в два приема.
Режимы работы задаются комбинацией сигналов 
, 
и 
.
19.2.3 Временные диаграммы динамического ОЗУ
Временные диаграммы динамического ОЗУ в режимах записи, считывания и регенерации приведены на рисунках 19.11, 19.12 и 19.13 соответственно.
Поступление по шине А адреса строки фиксируется в регистре адреса строк (по отрицательному фронту сигнала RAS), это следует из анализа временных диаграмм и работы ОЗУ.
Рисунок 19.11 – Временные диаграммы работы динамических ОЗУ в режиме записи
Р
исунок 19.12 – Временные диаграммы работы динамических ОЗУ в режиме считывания
Д
ля обращения к ЗЭ с целью записи или считывания необходимо после адресации строки сформировать на шине А адрес столбца. Этот код по сигналу CAS=0 с помощью дешифратора столбцов обеспечит выбор одного из N двунаправленных усилителей. При этом режим работы ОЗУ определяется уровнем сигнала WE, который присутствует к моменту формирования сигнала CAS=0. Если WE=1, то будет иметь место считывание информации из адресованного ЗЭ с передачей через выходной буферный усилитель на выход D0. При WE=0 будет произведена запись информации, присутствующей на входе DI.
Рисунок 19.13 – Временные диаграммы работы динамических ОЗУ в режиме регенерации.
Регенерация производится по сигналу RAS=0. В этом случае информация из всех ЗЭ адресованной строки передаётся в N двунаправленных усилителей с последующей записью информации в те же ЗЭ. Таким образом, формируя на адресной шине последовательность адресов строк и передавая в ЗУ эти адреса с помощью сигнала RAS=0, можно за N тактов обеспечить полную регенерацию. Это время не должно превышать 2 мс.
К достоинство динамических ОЗУ следует отнести максимальную информационную ёмкость; простоту накопителя; меньшую потребляемую мощность, поскольку динамический ЗЭ не потребляет тока.
К недостаткам динамических ОЗУ следует отнести необходимость применения сложных схем управления и схем, обеспечивающих регенерацию информации.
19.3 Постоянные ЗУ
Постоянные ЗУ предназначены для хранения и выдачи постоянно записанной информации, содержимое которой не меняется во время работы цифрового устройства.
Запоминающие элементы ПЗУ определяют способ занесения информации.
19.3.1 Однократно программируемые ПЗУ
N включены ЗЭ несущие информацию о “1” или “0”. В качестве ЗЭ используют диоды, биполярные транзисторы, МОП-структуры, аморфные полупроводники и др.N, образованную при пересечении N входных разрядов и n выходных (разрядов) информационных шин. В местах пересечения шин nВ ПЗУ, которые применяют при крупномасштабном производстве, информация заносится в процессе их изготовления. Обычно ЗЭ объединяются в двухкоординатную матрицу n.
Обычно в ПЗУ на кристалле полупроводника в начале создаются все ЗЭ, а затем на заключительных технологических операциях с помощью индивидуальных для конкретных заказчиков фотошаблонов формируется требуемая сеть соединений, определяющая записываемую информацию. При достаточно большой серийности такие ПЗУ оказываются более дешёвыми по сравнению с другими разновидностями ПЗУ. Их достоинством является также более простая структура и, как следствие этого, более высокая надёжность (такой тип микросхем обозначают РЕ).
Рисунок 19.14 – Запоминающие элементы однократно программируемых ПЗУ.
19.3.2 Программируемые ПЗУ
На этапах изготовления образцов изделий, также в условиях мелкосерийного производства изделий ВТ широко применяются программируемые ПЗУ (тип микросхем РТ), программирование которых осуществляется пользователем. В качестве ЗЭ используют те же элементы, что и ПЗУ. Программирование ППЗУ осуществляют пережиганием плавких перемычек, путём избирательного разрушения диодов или закорачивания одного из взаимно (обратно) включённых диодов, пробоем диодов и переходов транзисторов.
По сравнению с ПЗУ они имеют следующие недостатки:
— характеризуются более сложной структурой, во-первых, в связи с необходимостью введения в каждый ЗЭ элементов, разрушаемых в процессе программирования, во-вторых, из-за дополнительных элементов, через которые осуществляют программирование;
— необходимы дополнительные затраты, связанные с процессом программирования, которое осуществляется в определённых режимах с помощью специальных программаторов;
— необходимость выполнения специальных циклов термотренировки для устранения возможности восстановления некоторых перемычек (элементов) после программирования.
С целью сокращения необходимого числа выводов корпусов для программирования используются те же выводы, по которым считывается информация из ППЗУ.
19.3.3 Репрограммируемые ПЗУ
Для многих применений, как в условиях массового производства, так и мелкосерийного очень удобными являются репрограммируемые ПЗУ, допускающие выполнения многих циклов перепрограммирования с предшествующим стиранием ненужной информации (число циклов репрограммирования у различных типов РПЗУ колеблется от десятков до десятков тысяч).
З
Э таких РПЗУ имеют различные принцип действия и конструкцию. Наиболее широкое распространение получили лавинно-инжекционные МОП-транзисторы (ЛИИЗМОП-транзисторы) с изолированным затвором. Конструкция такого транзистора показана на рисунке 19.15.
Рисунок 19.15 – Конструкция лавинно-инжекционные МОП-транзистора с изолированным затвором.
Транзистор может находиться в одном из двух устойчивых состояний. Свойства такого транзистора в значительной степени определяются изолированным затвором, который со всех сторон окружён окислом и не имеет электрического контакта с другими элементами схемы.
Информация (заряд затвора) в ЗЭ заносится с помощью отрицательного напряжения, которое прикладывается между стоком и истоком транзистора. Это вызывает лавинную инжекцию электронов и изолированный затвор и на нем накапливается отрицательный заряд, который вызывает появление проводящего инверсного слоя в транзисторе. В результате этого канал становится проводящим, транзистор открыт (хранит логический ‘0’). Поскольку изолированный затвор окружен изолятором, то заряд сохраняется в течение длительного времени (5…50 лет). Стереть информацию можно посредством ультрафиолетового облучения с энергией, достаточной для «выбивания» электронов из поликристаллического кремния изолированного затвора в направлении двуокиси кремния, или электрическим сигналом требуемой полярности.. При этом транзистор переходит в состояние логической ‘1’.
З
Э состоит из адресного транзистора VT1 и собственно запоминающего транзистора VT2 типа ЛИИЗМОП с изолированным затвором (рисунок 19.16а).
Рисунок 19.16 – Запоминающие элементы на ЛИИЗМОП транзисторах:
а) с ультрафиолетовым стиранием, б) с электрическим стиранием ЗЭ на ЛИИЗМОП-транзисторе и стиранием информации электрическим путем показан на рисунке 19.16б. Запоминающий транзистор VT2 содержит управляющий электрод, который применяют для записи и стирания информации. При хранении информации этот электрод не используется.
К недостаткам репрограммируемых ПЗУ следует отнести сложную структуру ЗЭ, необходимость введения элементов программирования, а также более высокую стоимость по сравнению с другими разновидностями ПЗУ. Поэтому они применяются в первую очередь там, где свойство перепрограммируемости являются определяющим.
19.3.4 Обобщенная структурная схема ПЗУ
Обобщенная структурная схема приведена на рисунке 19.17. На схеме показаны два управляющих сигнала CS. Выбор микросхемы задается одновременной подачей разрешающих значений обоих из них. Использование таких сигналов упрощает объединение микросхем при построении памяти заданной емкости и разрядности.
Рисунок 19.17 – Обобщённая структурная схема ПЗУ
19.3.5 Обобщенные временные диаграммы работы ПЗУ
Обобщенные временные диаграммы работы ПЗУ приведены на рисунке 19.18. Для считывания информации необходимо подать адрес ЗЭ и сигналы выбора микросхемы.
Рисунок 19.18 – Обобщённые временные диаграммы работы ПЗУ
Основными временными параметрами являются:
tA – длительность сигнала адреса;
tAA – время выборки адреса;
tCS1— время выборки разрешения по входу CS1;
tCS2 — время выборки разрешения по входу CS2;
tOFF – время восстановления.
19.6 Построение памяти заданной структуры.
Отдельные микросхемы запоминающих устройств объединяют между собой в составе памяти микропроцессорных систем. Часть микросхем образует ОЗУ, другая функционирует в памяти на основе ПЗУ, ППЗУ, РПЗУ. Соотношение между этими составными частями зависит от конкретной конфигурации микропроцессорной системы. При этом может потребоваться применение однотипных микросхем для увеличения разрядности чисел. В этом случае на адресные шины всех микросхем параллельно подают группы кодов адресов этой части микросхем, а на входы управления также параллельно подают требуемые сигналы управления. Информационные входы и выходы объединяют в соответствующие информационные шины, причем разрядности объединяемых микросхем суммируются (рисунок 19.19).
Очень часто возникает необходимость объединения микросхем ЗУ с целью увеличения общей емкости хранимых чисел. Соответствующие разряды информационных шин при таком объединении включают параллельно. Разряды шин адреса должны быть подключены так, чтобы одна группа кодов адресов соответствовала ячейкам памяти одной микросхемы, другая — ячейкам памяти следующей микросхемы и т.д. С этой целью старшие разряды адреса с помощью дешифратора можно использовать для управления поочередным выбором отдельных микросхем .
На практике реализация памяти заданной структуры зачастую требует комбинации объединения микросхем с целью увеличения, как разрядности, так и емкости хранимых слов (рисунок 19.20).
‹—Рисунок 19.19 — Применение микросхем для увеличения разрядности чисел
Р
исунок 19.20 — Применение микросхем для увеличения общей ёмкости
хранимых чисел.—›
Когда я писал в начале года статью “Кто есть кто в мировой микроэлектронике”, меня удивило, что в десятке самых больших полупроводниковых компаний пять занимаются производством памяти, в том числе две – только производством памяти. Общий объем мирового рынка полупроводниковой памяти оценивается в 110 миллиардов долларов и является постоянной головной болью участников и инвесторов, потому что, несмотря на долгосрочный рост вместе со всей индустрией микроэлектроники, локально рынок памяти очень сильно лихорадит – 130 миллиардов в 2017 году, 163 в 2018, 110 в 2019 и 110 же ожидается по итогам 2020 года.
Объем рынка памяти близок к трети всей микроэлектроники, а в десятке самых больших компаний памятью занимается половина. Так чем же полупроводниковая память такая особенная? Давайте разбираться.
Особую важность памяти придает то, что ее всегда нужно много. Я бы даже сказал, что ее всегда нужно больше, чем есть. Билл Гейтс, которого вы наверняка сейчас вспомнили, на самом деле никогда ничего не говорил про 640 Кб, примерно как Мария-Антуанетта ничего не говорила про пирожные. Впрочем, в начале восьмидесятых 640 КБ были огромной цифрой. “И что с того, что памяти нужно много?” – спросите вы. Очень просто – большие тиражи позволяют разработчикам концентрироваться на одном продукте и оптимизировать не только дизайн, но и технологию производства. Сейчас в большинстве случаев чипы памяти производятся на фабриках, специально предназначенных для чипов памяти и принадлежащих производителям памяти. Это принципиальное отличие от всех остальных типов микросхем, где пути разработчиков и производителей давным-давно разошлись, и бал правят контрактные фабрики типа TSMC.
Начнем, собственно, с определения и классификации. Точнее, с классификаций, потому что типов памяти очень много, и различных применений тоже. Классическое разделение памяти по применению – на кэш-память, оперативную память и память хранения данных. Оно же примерно соответствует делению на статическую (SRAM), динамическую память (DRAM) и “диски” (HDD и SSD).
Зачем нужны разные типы памяти? Почему нельзя выбрать самый лучший и производить только его? Разница растет из того, что для разных применений важны разные качества памяти. В кэше, рядом с вычислительными мощностями – скорость. В хранении – объем и энергонезависимость. В оперативной памяти – плотность упаковки. Разумеется, никто бы не отказался от быстрой, плотной, энергонезависимой и малопотребляющей памяти, но соединить все эти качества в одной технологии еще никому не удалось, поэтому приходится совместно использовать разные варианты в тех частях систем, куда они подходят лучше всего.
Кэш-память
Самый первый уровень памяти в вычислительной системе – это регистровый файл и кэш-память. Для них определяющее значение имеет скорость доступа, а вот объем может быть небольшим, особенно если его вдумчиво наполнять. Кэш обычно делается на основе статической памяти. Ячейка статической памяти может быть выполнена по-разному, но обязательно содержит в себе положительную обратную связь, которая позволяет хранить информацию и не терять ее (в отличие от динамической памяти, которой требуется периодическая перезапись). В КМОП-технологии ячейка статической памяти состоит из четырех транзисторов собственно запоминающего элемента и одного и более транзисторов, обеспечивающих чтение и запись информации. “Промышленный стандарт” – так называемая 6T-ячейка.
Шесть транзисторов – это очень много, особенно в сравнении с DRAM или флэш-памятью, где для хранения одного бита информации требуется два, а то и всего один элемент. Тем не менее, скорость работы сделала свое дело, и в большинстве современных цифровых микросхем статическая память занимает десятки процентов площади. Этот факт, кстати, сделал ячейку SRAM точкой опоры в определении проектных норм производства чипов: когда маркетинговые цифры – те самые пресловутые 28, 7 или 5 нм – отвязались от физических размеров элементов на кристалле, улучшение плотности упаковки стали считать как соотношение площади ячейки SRAM на старом и новом техпроцессах. Если в новой технологии ячейка стала в два раза меньше, значит проектные нормы уменьшились в корень из двух раз.
Отдельные чипы SRAM были популярны в составе многокристалльных микропроцессоров, таких как девайсы, построенные на базе серии Am2900 или советской 581 серии. При этом, как только появилась возможность поместить достаточно транзисторов на один чип, кэш-память стали размещать на том же кристалле, что и вычислитель, чтобы сэкономить мощность и увеличив скорость работы, избавившись от медленных и громоздких соединений между чипами. В современных микропроцессорах на одном кристалле помещается многоуровневый набор блоков кэш-памяти объемом в несколько Мегабайт. Это, кстати, привело к тому, что рынок SRAM как отдельного продукта практически перестал существовать: его объем оценивается всего в 420 миллионов долларов, то есть в 0.3% от всего рынка полупроводниковой памяти, и продолжает сокращаться. Последние из остающихся могикан – чипы для тяжелых условий эксплуатации, вроде космоса, высокотемпературных промышленных установок или медицинской техники, где нельзя свободно применять обычные коммерческие микросхемы и где из-за этого микроэлектронный прогресс несколько отстает. Есть некоторые перспективы роста в автомобильной электронике и в интернете вещей, где для постоянно включенных устройств не играет роли главный недостаток SRAM – неспособность хранить информацию после отключения питания. Только хранить, а не обрабатывать SRAM может с минимальным энергопотреблением, так что это может быть интересным вариантом. Впрочем, в этой конкретной нише, кроме флэш-памяти, есть еще активно развивающиеся новые виды памяти, такие как MRAM, так что перспективы на самом деле весьма туманны, а производители один за одним уходят из стагнирующего сегмента, что позволило Cypress получить больше половины рынка – повторюсь, крошечного по мировым меркам.
Оперативная память и динамическая память
Главный недостаток статической памяти – большое количество элементов в каждой ячейке, прямо транслирующееся в высокую стоимость, а также в большие габариты. Для того, чтобы преодолеть этот недостаток (а на самом деле еще и огромные габариты повсеместно использовавшейся в шестидесятых и начале семидесятых памяти на магнитных сердечниках) была придумана динамическая память.
Намного более простая ячейка позволяет существенно увеличить количество памяти на кристалле. Уже самый первый серийный кристалл DRAM (Intel 1103) в 1970 году содержал 1024 бита, а современные чипы умещают уже 16 Гигабит! Это стало возможным благодаря постоянному прогрессу технологии производства, а именно разнообразным улучшениям конструкции интегрального конденсатора. Если в самых первых чипах использовалась просто МОП-емкость, крайне похожая по конструкции на транзистор, в современных чипах DRAM конденсатор для экономии площади располагается не горизонтально, а вертикально, под или над транзистором.
То, что технологический прогресс в области DRAM сосредоточен на конденсаторе, и обусловило обособление отрасли и появление компаний, специализирующихся на разработке памяти и больше ни на чем.
Небольшой исторический экскурс, про Intel
Компания Intel была основана в 1968 году с прицелом на рынок памяти. Основатели фирмы считали, что относительно новые тогда интегральные схемы имеют потенциал вытеснить с рынка вычислительных машин память на магнитных сердечниках. Первыми продуктами Intel были чипы биполярной статической памяти, почти сразу же за ними последовала серия крайне успешных чипов DRAM, а вот заказы на разработку микропроцессоров очень долго рассматривались как что-то временное и побочное до середины восьмидесятых, когда серьезная конкуренция со стороны японских производителей DRAM, таких как Toshiba, вынудила компанию уйти с рынка памяти.
Позднее, Intel развивал бизнес по производству флэш-памяти, совместно с другой американской компанией, Micron, но буквально на днях продал эти активы ей же, и в ближайшем будущем под маркой Intel будет выпускаться только память Optane, основанная на фазовых эффектах.
Общий объем мирового рынка DRAM оценивается в 60-80 миллиардов долларов и составляет чуть больше половины мирового рынка памяти. Оставшуюся часть почти целиком занимает NAND Flash, а на долю всего остального разнообразия приходится не более трех процентов рынка. Производство чипов DRAM держится на трех китах – корейских Samsung и SK Hynix, а также американской компании Micron. Все три – в пятерке крупнейших полупроводниковых компаний мира, причем если Samsung чем только не занимается, то Micron и SK Hynix производят только память, DRAM и Flash. Три гиганта занимают без малого 95% рынка, а остатки рынка почти полностью разделены между несколькими тайваньскими компаниями.
Основные рыночные ниши – это потребительская электроника, включая смартфоны (40-50%), а также персональные компьютеры (15-20% ), серверное и телекоммуникационное оборудование (20-25%). Самые большие перспективы роста при этом ожидаются в автомобильном секторе, благодаря разного рода автопилотам и другим системам помощи водителю, а также в вычислениях, связанных с искусственным интеллектом.
Стоит отметить, что все чаще речь идет не о привычных нам “планках памяти”, а об аккуратной интеграции чипов на плату телефона или даже непосредственно в корпус процессора, в виде так называемой HBM – high bandwidth memory. Такая конфигурация позволяет увеличить пропускную способность памяти за счет использования многоразрядных шин, которые нет возможности реализовать при соединении корпусов на печатной плате, уменьшить задержки и потребление, а также эффективно разместить кристаллы памяти в несколько слоев, разместить большую емкость на меньшей площади.
Впрочем, и планки памяти тоже никуда не денутся в обозримом будущем, и спрос на них стабильно растет – стараниями не только геймеров, но и производителей серверов. Объем рынка модулей памяти составляет приблизительно 16 миллиардов долларов, и он выглядит как Гулливер в окружении лилипутов – рыночная доля Kingston Technology превышает 80%, против 2-3% у ближайших конкурентов. При этом сами чипы Kingston закупают у двух из трех больших производителей – Micron и SK Hynix. Samsung не привлекается, видимо, в силу того, что большинство их чипов DRAM предназначено для мобильных телефонов.
Еще один небольшой исторический экскурс, про Kingston
Kingston – американская компания, основанная в 1987 году, стала одним из пионеров внедрения SIMM-модулей как удобной альтернативы прямому поверхностному монтажу микросхем памяти. Быстро развиваясь на фоне роста рынка персональных компьютеров, Kingston стали “единорогом” с миллиардной капитализацией уже к 1995 году, и с тех пор выросли еще на порядок, увеличив долю на рынке модулей DRAM c 25% до 80% и расширившись на производство других продуктов, таких как SSD, где Kingston тоже является мировым лидером, правда с более скромными 26% мирового рынка против 8% и 6% у ближайших конкурентов.
Kingston — интересный пример того, как можно быть успешной электронной компанией без собственной разработки микросхем и без полной вертикальной интеграции, популярной в последнее время. Добавленную стоимость и уникальные характеристики можно обеспечить на разных этапах создания продукта, и как раз Kingston как успешная электронная компания без собственного производства микросхем может быть хорошим примером для отечественных разработчиков.
А что же японцы, правившие бал в восьмидесятых и вытеснившие с рынка DRAM Intel? В 1999 году профильные подразделения Hitachi и NEC объединились в компанию Elpida, которая позже поглотила DRAM-бизнес Mitshibishi. В двухтысячных компания активно развивалась, много вкладывала в перспективные производства и была поставщиком, например, для Apple. Но финансовый кризис 2009 года очень сильно подкосил Elpida, и в 2012 году она была вынуждена подать на банкротство, после чего была куплена Micron.
На этой печальной ноте давайте заканчивать с DRAM и переходить к flash-памяти, где все еще есть по крайней мере одна успешная японская компания.
Флэш-память и системы хранения данных
Главный недостаток как SRAM, так и DRAM – то, что информация в них пропадает в случае, если им отключить питание. Но, сами понимаете, никогда не отключать питание довольно затруднительно, поэтому всю историю вычислительной техники использовались какие-нибудь системы для постоянного хранения данных – начиная от перфокарт. Большую часть времени в качестве систем постоянного хранения данных использовались магнитные носители – лента или жесткий диск. Жесткие диски – сложные электромеханические системы, которые прошли огромный путь от первого образца IBM размером с небольшой холодильник, до 2.5-дюймовых HDD для ноутбуков. Тем не менее, прогресс в микроэлектронной технологии был быстрее, и сейчас мы с вами наблюдаем процесс практически полного замещения жестких дисков полупроводниковыми SSD. Последним годом денежного роста для рынка HDD был 2012, и сейчас он составляет уже не более трети от рынка флэш-памяти.
Ячейка флэш-памяти устроена как МОП-транзистор с двумя затворами, один из которых подключен к схемам управления, а второй – “плавающий”. В обычной ситуации на плавающем затворе нет никакого заряда, и он не влияет на работу схемы, но если подать на управляющий затвор высокое напряжение, то напряженности поля будет достаточно для того, чтобы какое-то количество заряда попало в плавающий затвор, откуда ему потом некуда деться – даже если питание чипа отключено! Собственно, именно так и достигается энергонезависимость флэш-памяти – для изменения ее состояния нужно не низкое напряжение, а высокое.
Чтение из флэш-памяти происходит следующим образом: на сток транзистора подается напряжение, после чего измеряется ток через транзистор. Если ток есть, значит на одном из двух затворов есть напряжение, если тока нет – на обоих затворах ноль.
На практике структура чипов флэш-памяти несколько сложнее, потому что, кроме самого транзистора, есть еще металлизация управляющих линий, и инженерам пришлось пойти на некоторые ухищрения, чтобы уменьшить ее площадь. Изначально типов флэш-памяти было два – NOR Flash и NAND Flash, различающихся как раз способом доступа к ячейкам. Названы они так по подобию соединения ячеек с соответствующими логическими элементами – в NAND последовательно, в NOR параллельно.
Чтение из NOR Flash происходит ровно так, как описано выше, и позволяет удобно добраться до любого интересующего нас куска памяти. Чтение из NAND Flash несколько более занятно: для того, чтобы узнать значение интересующего нас бита в последовательно включенном стеке, нужно открыть управляющие затворы всех остальных транзисторов – тогда на состояние выхода будет влиять только интересующий нас бит. Согласитесь, заряжать-разряжать множество управляющих затворов ради того, чтобы узнать значение только одного бита – это как-то чересчур расточительно? Особенно с учетом того, что мы должны открыть управляющие затворы всех транзисторов не только в интересующем нас стеке, но и во всех соседних стеках, подключенных к тем же word line. Именно поэтому на практике NAND Flash читается не побитно, а целыми страницами. Это может показаться неудобным, ведь мы, по сути, делаем нашу память не совсем random-access.
Любые рассуждения на тему того, что лучше – NAND Flash или NOR Flash, неизбежно натыкаются на мнение рынка, сделавшего однозначный выбор: объем рынка NAND – 40-60 миллиардов долларов, а NOR – около четырех. Почему же побеждает менее удобная память? Дело на самом деле не в удобстве или неудобстве, а в целевых приложениях и в стоимости. NOR Flash удобнее и быстрее читается, но очень медленно записывается, зато ячейка NAND Flash в два с лишним раза меньше, что, разумеется, критично в ситуации, когда вам нужно БОЛЬШЕ ПАМЯТИ.
Кроме того, если немного подумать над главным недостатком NAND Flash – чтением только большими кусками, то в обычной вычислительной системе чтение из долгосрочной памяти в любом случае происходит большими кусками – чтобы оптимизировать работу кэш-памяти и минимизировать число кэш-промахов. То есть этот недостаток на самом деле и не недостаток вовсе. Так что по факту единственное настоящее преимущество NOR Flash – быстрота чтения, и ее основные применения – как раз те, где требуется быстрое чтение, но не нужна частая и быстрая запись. Например, прошивки разнообразных embedded девайсов, где NOR Flash активно заменяет другие виды EEPROM.
Небольшое отступление: PROM
И, раз уж я упомянул EEPROM, нелишне обсудить и экстремальный случай – когда память только читается, но не перезаписывается – то есть Read-Only Memory или ROM. Такая память гораздо чаще используется в промышленных применениях и для разнообразных прошивок. Такая память может быть запрограммирована на этапе производства с помощью наличия или отсутствия металлических соединений (или транзисторов, как это было сделано в Intel 8086. Но что, если раз-другой записать память все-таки нужно, причем уже после того, как чип произведен? На этот случай существует довольно много разновидностей PROM (P – programmable), довольно часто встраиваемых на кристалл вычислительной системы, например, микроконтроллера, но продолжающих активно использоваться и в качестве отдельных чипов.
Самый простой вариант – это однократно программируемая память типа Antifuse, она же память на пережигаемых перемычках. Идея очень проста: у нас есть структура (транзистор или резистор), которая может быть необратимо разрушена, превратившись в короткое замыкание или разрыв цепи. Чтение такой памяти выглядит как проверка на наличие замыкания или разрыва, а запись возможна только один раз, потому что изменение структуры необратимо.
В случае, если может быть нужно записывать память несколько раз, например изредка обновлять прошивку, в дело вступают разные варианты EPROM (E – erasable) и EEPROM (EE – electrically erasable). Технологически они базируются на транзисторах с плавающим затвором и являются примитивной разновидностью флэш-памяти. Сейчас под термином EEPROM обычно подразумевают NOR Flash c возможностью побайтной записи и удаления данных.
NAND Flash
Что же касается NAND Flash, то ее стоимость за бит уже давно снизилась настолько, что этот вид памяти стремительно завоевывает рынок памяти для хранения информации, один за одним забивая гвозди в крышку гроба HDD и, например, дав нам возможность иметь много памяти в крошечных мобильных телефонах. Ключевые производители чипов NAND Flash – Samsung (33% и почти половина накопителей для телефонов), Kioxia (бывшая Toshiba, 20% рынка), Western Digital (14%), SK Hynix (11%), Micron (10%), Intel (8%).
Из этого списка, впрочем, надо исключить Intel, которые недавно объявили о переходе своей доли в совместном с Micron производстве к последним и об уходе с рынка флэш-памяти. Еще один интересный игрок – Western Digital, один из гигантов HDD, ныне стремительно переориентирующийся на твердотельные диски и ставший для этого уникальным зверем – fabless-производителем памяти. WD выкупили для этого больше трети производственных мощностей Kioxia, которые делают одни и те же чипы для себя и для клиента. Еще одно неожиданное последствие переориентации WD – они стали одним из наиболее заметных участников коммьюнити RISC-V, активно внедряя эту систему команд в свои контроллеры накопителей.
И в завершение рассказа про NAND Flash, надо непременно рассказать о произошедшей в последние годы технологической революции. Флэш-память, как и “обычная” микроэлектроника, уже уперлась в технологический предел миниатюризации транзисторов, и если в вычислительных системах можно хотя бы попробовать отыграть что-то за счет архитектуры, то в памяти плотность упаковки – это главное и единственное, что по-настоящему волнует. Поэтому, пока разговоры о переходе обычных КМОП-микросхем в третье измерение все еще остаются разговорами, 3D NAND уже четыре года как массово присутствует на рынке, позволяя разместить на кристалле в десятки, а то и в сотни раз больше ячеек памяти, чем обычное планарное решение.
На электрической схеме выше транзисторы размещены последовательно, сверху вниз, тогда как в планарном варианте изготовления они расположены на плоскости, занимая ценную площадь на кристалле. Однако простая и монотонная структура позволила реализовать самое логичное, что можно сделать – сквозной вертикальный канал транзистора, выглядящий примерно так же, как и электрическая схема (и показанный на схеме справа желтым, идущим сквозь зеленые затворы). Разумеется, оно только звучит логично и просто, а на практике создание глубокого отверстия с вертикальными стенками – это одна из самых сложных операций, возможных в микроэлектронной технологии. Тем не менее, инженерные задачи были решены, и сейчас такие этажерки, как на рисунке выше, включают в себя уже до 128 транзисторов в серийно производимых чипах и до 192 слоев в девайсах, ожидаемых через год-два. Проектные нормы производства современной флэш-памяти примерно соответствуют уровню 15-20 нм, так что такая плотность упаковки – это эквивалент норм 0.1-0.2 нм! В обычном КМОП повторить этот фокус в точности не удастся, но свежие исследования по GAAFET предполагают упаковку нескольких горизонтальных каналов друг поверх друга. Samsung рассчитывает таким образом выйти на уровень 1 нм, а то и чуть меньше.
На этом мы прошли полный путь от кэша микропроцессора до памяти долговременного хранения и посмотрели на технологии, занимающие больше 97% рынка полупроводниковой памяти. Однако в оставшихся небольших процентах, в числе прочего скрываются и новые перспективные типы памяти, на которые тоже было бы неплохо взглянуть.
Новые типы энергонезависимой памяти
Читая научные исследования новых видов полупроводниковой памяти, я в какой-то момент перестал воспринимать их всерьез, потому что обещания златых гор можно было лицезреть ежегодно, а вот с готовыми к серийному производству продуктами вечно была напряженка. В основном исследования концентрировались и концентрируются на том, чтобы преодолеть разрыв между DRAM и флэш-памятью, создав нечто одновременно быстрое, энергонезависимое и дешевое. Никаких серьезных достижений на этом поприще пока не достигнуто, и те разработки, которые все же дошли до стадии коммерциализации, в основном составляют небольшую долю от рынка EEPROM, как в виде отдельных чипов, так и дополнительных опций в КМОП-технологии.
Три наиболее зрелых технологии такого рода – это MRAM (магнитная RAM), FRAM (ферроэлектрическая или сегнетоэлектрическая RAM) и PCM (phase-change memory).
FRAM основана на сегнетоэлектрическом эффекте – свойстве некоторых материалов менять свои свойства под действием высокого напряжения. В частности, в FRAM используется изменение емкости конденсатора. Эта память появилась в серийных продуктах, например в микроконтроллерах MSP430, еще двадцать лет назад, но почти тогда же проявился ее главный недостаток – пленки сегнетоэлектрических слоев оказались плохо масштабируемыми, и развитие технологии остановилось на уровне 130 нм, а существующие до сих пор продукты – в основном довольно старые радиационностойкие микросхемы. Впрочем, в последние годы работы по сегнетоэлектрикам снова активизировались, и возможно нас ждет новое пришествие FRAM, на этот раз в виде FeFET, где из сегнетоэлектрика будет делаться затвор транзистора.
Разные варианты MRAM используют несколько физических эффектов, позволяющих манипулировать спином магнитных материалов и посредством него, на их электрические свойства. По сути, мы говорим о физической реализации концепции мемристора – резистора, сопротивление которого зависит от его предыдущего состояния. Первые серийные чипы MRAM появились еще в 2004, но проиграли технологическую войну флэш-памяти. Тем не менее, технология продолжает активно развиваться, подогреваемая тем, что у MRAM потенциально на несколько порядков большее количество циклов перезаписи, чем у флэш, а значит ее можно использовать как гибрид кэша и памяти долгосрочного хранения. Считается, что такое сочетание может быть востребовано в малопотребляющих микросхемах интернета вещей, и сейчас встраиваемые блоки MRAM предлагают такие именитые фабрики, как Samsung и GlobalFoundries.
PCM – класс памяти, основанной на изменении фазового состояния некоторых веществ, например с кристаллического в аморфное, под действием внешних факторов типа высокого напряжения или кратковременного нагрева (обычно проводимого при помощи пропускания большого тока через запоминающий элемент). Потенциальные преимущества PCM примерно такие же, как у MRAM – быстрое чтение и большое количество циклов перезаписи, что в теории может позволить заменить даже все три типа памяти одним унифицированным решением. На практике же изначальное внедрение PCM обернулось грандиозным провалом: в 2012 году Micron с помпой представили серийную линейку для применения в мобильных телефонах, однако уже к 2014 году все эти продукты были отозваны с рынка. Их вторая попытка стала более успешной – совместно с Intel в 2017 году была представлена память 3D Xpoint и линейка SSD Optane (Intel) X100 (Micron). Продажи пока что невелики, но отзывы потребителей довольно хорошие. Посмотрим, выдержит ли новая технология проверку временем и сможет ли действительно потеснить традиционные SSD на основе NAND Flash.
Традиционная невеселая рубрика “А что в России?”
И, конечно же, мой рассказ был бы неполон без упоминания о том, что происходит в России. К сожалению, хорошего можно рассказать немного. Производство памяти – это именно что производство, а с микроэлектронными заводами у России довольно печальная ситуация. Соответственно, речи о собственных чипах DRAM и flash-памяти нет и в обозримом будущем не предвидится. А что есть?
Во-первых, есть какое-то количество микросхем SRAM. Самый технологически продвинутый продукт – микросхема 1663РУ1, представляющая собой 16 Мбит статической памяти по нормам 90 нм, производства завода “Микрон”. Кроме этого чипа, есть и другие, в основном предназначенные для аэрокосмических применений.
Во-вторых, «Микрон» на нормах 180 нм имеет опцию производства EEPROM, с максимальным заявленным в серийных продуктах (RFID-микроконтрроллерах) размером блока в 16 кбит. Это отличное решение для недорогих МК, но, к сожалению, мало подходящее для производства больших накопителей информации.
Кроме статической памяти и EEPROM, есть еще одно производство – “Крокус-наноэлектроника”, производящая MRAM. Расположенная в Москве фабрика КНЭ – единственная в России, умеющая работать с пластинами диаметром 300 мм. Правда, Крокус-нано не обладает полным циклом производства, а может делать только металлизацию и совмещенные с ней магнитные слои, формирующие ячейку MRAM. Транзисторная часть при этом должна быть изготовлена на другой фабрике (иностранной, потому что в России с пластинами 300 мм работать некому). На сайте КНЭ заявлена доступность микросхем объемом от 1 до 4 Мбит, скоростью считывания 35 нс и записи 35/90/120/150 нс. Еще немного света на функционирование и происхождение этих чипов проливают также заявленные в качестве продуктов на официальном сайте сложнофункциональные блоки MRAM, совместимые с техпроцессами китайской фабрики SMIC и израильской TowerJazz. Вероятно, именно эти производители являются технологическими партнерами и при производстве собственных чипов КНЭ.
Последнее, о чем стоит упомянуть в контексте производства памяти в России – это твердотельные системы хранения данных, являющиеся одним из важных драйверов импортозамещения в российской электронике. Российский рынок подобных систем оценивается в 122 миллиона долларов, доля отечественной продукции растет, идут жаркие споры насчет протекционистского законодательства и сравнения качества отечественных и импортных решений – в общем, настоящая жизнь. К сожалению, как уже было сказано выше, о собственном производстве чипов NAND flash речи не идет, и под импортозамещением понимается сборка импортных чипов в корпус и на плату, а также разработка или адаптация встроенного ПО. Из хороших новостей – в России ведутся разработки микросхем контроллеров флэш-памяти. Собственные контроллеры, хоть и не смогут решить проблему технологического отставания и зависимости от импорта, позволяют обеспечить контроль за функционированием импортных кристаллов памяти и безопасность решений на их основе. На этой позитивной ноте, я пожалуй, и закончу на сегодня.